ムーアの法則とは：トランジスタ数 2年・2倍の経験則
semi-journalムーアの法則とは
半導体関連ニュースで頻繁に耳にする「ムーアの法則」。単なる過去の技術指標にとどまらず、現代のスマートフォンやAI社会を形作った最大の原動力となった概念です。
ムーアの法則(Moore's Law)とは「半導体集積回路上のトランジスタ数が約2年ごとに2倍になる」という経験則です。物理的な自然法則ではなく、業界の技術ロードマップ（目標）として機能してきました。
| 項目 | 内容 | 社会・業界への影響 |
|---|---|---|
| 提唱者 | ゴードン・ムーア（インテル共同創業者のひとり） | 1965年の論文発表以降、半導体開発の指針となる |
| 基本定義 | トランジスタ密度が「約2年（18〜24ヶ月）で2倍」 | 処理能力の指数関数的向上と低価格化を実現 |
| 現代の課題 | 微細化の物理的限界（原子レベル）・コスト高騰 | 3D積層技術やAI特化型プロセッサへのシフト（More than Moore） |
※ 1965年の提唱当初は「毎年2倍」とされていましたが、1975年に「2年ごとに2倍」へと修正されました
目標としての自己成就性も相まって、ムーアの法則に従ったトランジスタ数の増加により、パソコン・スマホ・AIなど、私たちの生活を豊かにしています。
ムーアの法則の基本概念から、これが世界にもたらした変化、そして現代の「限界説」と最新の突破策について順番に解説します。
指数関数的なトランジスタ数の増加：2年で2倍
「2年で2倍」というペースは一見緩やかに思えますが、積もり重なることで爆発的な変化（指数関数的成長）を生み出します。
トランジスタ数の増加ペース：2年2倍の計算例
2年2倍とすると、30年でトランジスタ数は元の3万倍以上になる。
2年ごとに2倍を繰り返すと、10年で約32倍、20年で約1,000倍、30年で約3万2,000倍へと膨れ上がります。
かつて大型の体育館を埋め尽くしていたスーパーコンピューター並みの性能が、今や手のひらに収まるスマートフォンの小さな半導体チップ（SoC）内に収まっているのは、まさにこの法則による恩恵です。
デナード則（デナードスケーリング）
デナード則、デナードスケーリング(Dennard scaling)は「トランジスタを小さく縮小（スケーリング）すると、密度が上がるだけでなく、動作速度が向上し消費電力密度が一定に保たれるという法則」です。
原理は「内部の電界強度を一定に保つ」という点にあります。トランジスタの寸法（ゲート長・幅・膜厚など）を1/kに縮小すると、端子間の距離が縮まるため、内部電界を変えないまま動作電圧も1/kに下げることができます。
電圧と電流がともに1/kになることで、トランジスタ1個あたりの消費電力は1/k²へと大きく減少します。
チップ全体のトランジスタ密度はk²倍に増えますが、1個あたりの消費電力が1/k²に減るため、チップ面積全体の合計消費電力（(1/k²) × k² = 1）はスケーリング前後で変わりません。
つまり、「消費電力や発熱量を同じに保ったまま、密度と処理速度だけを大きく引き上げられる」という夢のような現象が起こるのがデナードスケーリングの本質です。
1970年代から2000年代初頭にかけては、回路を「小さく作れば作るほど、高速になり、しかも省電力になる」という絶好の時代（デナードスケーリングの時代）が続き、ムーアの法則を強く後押ししました。
ムーアの法則を支えた微細化技術
ムーアの法則を長年にわたって維持できた理由は、露光技術（リソグラフィ）の絶え間ないイノベーションにあります。
露光技術の進化（ArFからEUVへ）
光の波長を短くすることで、より細い電子回路をシリコンウェハ上に転写します。現在最先端の製造ラインでは波長13.5nmの「EUV（極端紫外線）露光」が必須の技術となっています。
ArF液浸露光（波長193nm）の限界を突破するために、マルチパターニング（多重露光）などの技術が使われましたが、現在はEUV露光装置の導入によって数ナノメートル（nm）レベルの微細加工を実現しています。
トランジスタ構造の変化（Planar → FinFET → GAA）
微細化が進むにつれ、ゲートがチャネルをコントロールする力が弱まり、スイッチをOFFにしても電流が漏れ出す問題（リーク電流）が深刻化しました。
そこで、回路を平面的に作る構造から、立体的な構造へと変革することでこの問題を克服してきました。
従来の平面型（Planar）から、ヒレ状の立体構造でゲートの接触面積を増やした「FinFET」、さらには全周をゲートで覆う「GAA（Gate-All-Around / ナノシート）」構造へと進化し、微細化に伴う漏れ電流を抑制しています。
ムーアの法則の限界説とその理由
近年、「ムーアの法則は終焉を迎えた」と頻繁に議論されています。理由は「物理的な壁」と「経済的な壁」の2つに直面しているためです。
1. 物理的な限界（量子効果と熱問題）
配線幅や絶縁膜が数原子のレベルまで薄くなると、電子が壁を通り抜けてしまう「量子トンネル効果」が発生し、スイッチをOFFにしても漏れ電流が流れてしまいます。
これにより、意図しない発熱や消費電力の急増を招き、単に「小さくすれば性能が上がる」という単純な原理ではなくなってきました。
2. 経済的な限界（EUV装置とファブ建設費の高騰）
最先端プロセス（2nmや3nmなど）の開発・量産には巨額の資金が必要です。1台数百億円規模のHigh-NA EUV露光装置の導入や、1兆円を超える最先端ファブ（工場の建設費）の負担に耐えられるメガファンド・企業は世界でもTSMC、Intel、Samsungなどごく一部に限られています。
ポスト・ムーア時代：これからの進化の形
「平面での微細化」が難しくなった今、業界は「パッケージング（後工程）」や「アーキテクチャの工夫」で全体のパフォーマンスを引き上げる新たなアプローチ（More than Moore）へとシフトしています。
3D積層とAdvanced Packaging（Chiplet）
ひとつの大きな巨大なチップを作る代わりに、機能ごとに小さなチップ（チップレット）を作り、3D技術で縦に積み重ねたり高密度に繋ぎ合わせることで、製造コストを抑えつつ高性能化を図ります。
AI時代に向けたドメイン特化型アーキテクチャ
CPUのように何でも汎用にこなすプロセッサから、生成AIなどの高度な計算に特化したGPUやNPU、さらには超高速メモリHBM（High Bandwidth Memory）をインターポーザ上に近接配置する技術がトレンドになっています。
現代では単なる微細化だけではなく、システム全体としてムーアの法則並みの性能向上（Domain-Specific Architecture）を実現しています。
Semi-journalの企業スポンサー制度
