半導体配線構造1

半導体配線構造をイメージした図です。

このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。

決算さんブログ・X(Twitter)

利用規約

利用規約を確認する

商用利用

当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。

同じグループのイラスト

Dual inline Package(DIP)-2

シリコンウェーハ(パターン付き)-1

WL-CSP(Wafer Level Chip Size Package)

半導体工場1

FO-WLP(Fan-Out Wafer Level Package)

トランジスタ2：プレーナー・FinFET・GAA

キーワード

半導体　配線構造　BEOL