半導体配線構造1
半導体配線構造をイメージした図です。
このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。
利用規約
商用利用
当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。
同じグループのイラスト
CoWoS-S(断面図)
Quad Flat Package-2
FO-WLP(Fan-Out Wafer Level Package)
Dual inline Package(DIP)-1
FC-BGA基板-1
Flip-Chip Ball Grid Array(FC-BGA)-3
キーワード
半導体 配線構造 BEOL