Dual inline Package(DIP)-1
半導体チップのイラストです。
このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。
利用規約
商用利用
当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。
同じグループのイラスト

SiCウェーハ

半導体パッケージ基板1

半導体配線構造2

WL-CSP(Wafer Level Chip Size Package)

Ball Grid Array(BGA)-3

トランジスタ2:プレーナー・FinFET・GAA
キーワード
ICチップ パッケージ DIP