Dual inline Package(DIP)-2
半導体チップのイラストです。
このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。
利用規約
商用利用
当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。
同じグループのイラスト
FO-WLP(Fan-Out Wafer Level Package)
半導体配線構造2
シリコンウェーハ(パターン付き)-1
Quad Flat Package-1
半導体工場1
ガラスウェーハ・炭化ケイ素(SiC)ウェーハ
キーワード
ICチップ パッケージ DIP