Dual inline Package(DIP)-2

半導体チップのイラストです。

このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。

決算さんブログ・X(Twitter)

利用規約

利用規約を確認する

商用利用

当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。

同じグループのイラスト

半導体パッケージ基板1

FO-WLP(Fan-Out Wafer Level Package)

CoWoS-S

半導体配線構造2

Ball Grid Array(BGA)-2

シリコンウェーハ(パターン付き)-2

キーワード

ICチップ　パッケージ　DIP