Dual inline Package(DIP)-2

半導体チップのイラストです。

このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。

決算さんブログ・X(Twitter)

利用規約

利用規約を確認する

商用利用

当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。

同じグループのイラスト

シリコンウェーハ(ノッチ)

CoWoS-S(断面図)

ガラスウェーハ・炭化ケイ素(SiC)ウェーハ

Flip-Chip Ball Grid Array(FC-BGA)-3

WL-CSP(Wafer Level Chip Size Package)

InFO-PoP(Package on Package)

キーワード

ICチップ　パッケージ　DIP