InFO-PoP(Package on Package)
半導体パッケージ基板のイラストです。
このイラストは、決算グラフ化芸人さんから許可を得て掲載しています。
利用規約
商用利用
当イラストの商用利用はスポンサー制度の会員特典です。詳しくはスポンサー制度ページからお問い合わせください。
同じグループのイラスト

Ball Grid Array(BGA)-1

シリコンウェーハ(ノッチ)

Dual inline Package(DIP)-1

半導体配線構造3

シリコンウェーハ(パターン付き)-2

FO-WLP(Fan-Out Wafer Level Package)
キーワード
パッケージ基板