MOSFETとは:動作原理・構造・応用例
MOSFETの構造
下図はnチャネル型MOSFETの構造です。
MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)は、半導体集積回路(LSI)で一般的に使用されているトランジスタ構造です。
Si基板上に薄い酸化膜を介して金属電極を設けたMOSキャパシタの両側に、キャリアの供給源となるソース(S)領域とドレイン(D)領域が設けられています。ソースおよびドレイン領域は抵抗率を下げるために、高濃度に不純物を添加(ドープ)してあります。
絶縁膜上に形成されたゲート(G)電極は、ソース・ドレイン間のコンダクタンス(電流の流れやすさ、電気抵抗の逆数)を制御するために設けてありゲート(G)と呼びます。
ゲート直下の電流が流れる領域をチャネルと呼び、チャネル内を電子が流れるものをnチャネル型、正孔が流れるものをpチャネル型と呼びます。
動作原理
n型とp型の違いはチャネルを流れるキャリア(電子・正孔)の違いだけのため、ここではnチャネル型MOSFETを例に説明します。
電流-電圧特性(I-V特性)
下図はMOSFETの電流-電圧特性です。
ゲート電圧に応じてドレイン電流が増加していることが見て取れます。また、ドレイン電圧が大きいほどドレイン電流も増加しますが、あるドレイン電圧を境に電流値が飽和していることが特徴です。
MOSFETのI-V特性は以下の3つの領域に分けられます。
- 遮断領域
- 線形領域
- 飽和領域
ドレイン電圧Vdを印加してもドレイン電流Idが流れない領域。ゲート電圧Vgが小さく反転層が存在しないため、ドレイン電流は流れない。
ドレイン電圧Vdに比例してドレイン電流Idが変化する領域。チャネルは抵抗素子のように振舞うことから、線形領域(直線領域)と呼ばれる。
ドレイン電圧Vdによらずドレイン電流Idが一定となる領域。ドレイン電圧増加によるドレイン近傍の空乏層生成により、チャネルが消滅するために発生する。
ドレイン電圧によりチャネルが消滅することを「ピンチオフ」と呼び、ピンチオフが起こる電圧をピンチオフ電圧と呼びます。
飽和領域において、ドレイン電圧を増加してもドレイン電流が一定値となるのはピンチオフが起こるためです。以下で詳しく解説します。
ピンチオフ
ピンチオフ(pinch off)とは「ドレイン電圧の増加に伴い、ドレイン近傍のチャネルが消滅し、電流値が飽和する現象」です。ピンチオフが発生する電圧をピンチオフ電圧Vpと呼びます。
線形領域からピンチオフが発生し、飽和領域となるまでの原理を詳しく見ていきましょう。
2.ピンチオフ:Vg>Vt, Vd = Vp
ドレイン電圧Vdが増加すると、ドレイン近傍のチャネルの電位が増加し、ドレイン近傍の空乏層が広がります。Vd=Vpとなるとドレイン近くのチャネルが消滅します。
3.飽和領域:Vg>Vt, Vd>Vp
ピンチオフ電圧以上では、ドレイン電圧の増加分はドレイン領域の増加に使われます。ドレインの空乏層厚は増大しますが、空乏層増加分よりもチャネル長が十分大きいため、飽和領域ではドレイン電流はほぼ一定になります。
注意していただきたいのは、ピンチオフは、単にドレイン領域近傍で反転層が形成される条件が満たされなくなったということにすぎません。ピンチオフが発生しチャネルが消失しても電流は遮断されず、流れ続けます。
ゲート電圧が閾値電圧よりも高ければ、ソース近傍で反転層が形成され、電子はソースから流入します。ピンチオフ点以降のドレイン側においてチャネルが消失していても、ドレイン側に大きな電界が存在するため、ソースから流入した電子はドレイン電極に向かって加速され通過します。
ピンチオフ以降では、ドレイン電圧が高くなってもドレイン側の空乏層厚が増大するだけで、ソース側の電子の流入に影響せず、飽和領域ではドレイン電流が一定となるのです。
エンハンスメント型とディプレッション型
MOSFETは4つの種類があります。
型 | 断面図 | 出力特性 | 伝達特性 |
---|---|---|---|
n-チャネル エンハンスメント (ノーマリ・オフ) | |||
n-チャネル ディプレッション (ノーマリ・オン) | |||
p-チャネル エンハンスメント (ノーマリ・オフ) | |||
p-チャネル ディプレッション (ノーマリ・オン) |
ゲート電圧がゼロの状態でチャネルが形成されないものをエンハンスメント型(ノーマリ・オフ)、ゲート電圧がゼロの状態でチャネルが形成されるものをディプレッション型(ノーマリ・オン)と呼びます。
チャネルの導電型(n型・p型)と合わせ、MOSFETは計4種類に細分化されます。
微細化とスケーリング則
MOSFETは微細化するほど性能が向上する特徴があります。これは「スケーリング則(デナード則)」と呼ばれます。
MOSFETの大きさを1/k(k:スケーリング係数)とすると、MOSFET1個あたりの消費電力は1/k2に低下します。また、デバイス面積も1/k2となるためMOSFETの密度を大幅に増加させ、チップの高性能化が可能となります。
スケーリング則を技術的指針として、MOSFETは年々微細化し、性能が飛躍的に向上してきています。
短チャネル効果
MOSFETでは微細化に伴いチャネル長さが減少すると、電気特性に悪影響が生じます。これを「短チャネル効果」と呼びます。
具体的に以下のような特性が現れます。
- しきい値電圧の低下
- ドレイン誘起障壁低下(DIBL)
- サブスレッショルド係数(S)の劣化
- 電流非飽和
- パンチスルー
チャネル長が短くなると、チャネルの反転層制御にゲート電圧のみならずドレイン電圧の影響も受けやすくなるため、静電制御性が低下します。
構造の変遷
説明では平面構造(プレーナー)のMOSFETを用いてきましたが、スマホなどの先端デバイス向けでは3次元的な構造のMOSFETが形成されています。構造の大まかな変遷を下図に示します。
先端デバイス用のMOSFETは、チャネルの複数方向をゲートで囲うFinFET(フィンフェット)やGAA(ゲートオールアラウンド)構造を採用し、性能向上を図っています。
例えば、ソース/ドレイン領域をFin状に形成したFinFETでは、チャネルの3方向がゲートで囲われた状態となります。従来のプレーナー構造よりもゲート電圧による静電制御性が高く、高速でのスイッチングが可能です。
最先端のMOSFETでは、チャネルとゲートの接触面積を増加することで、高性能化を図っています。
- MOSFET(Wikipedia)
- 閾値電圧(Wikipedia)
- トランジスタの構造と基本特性(2)(日本電気技術者協会)
- デバイスのスケーリング則(立命館大学)
- MOSFET(山形大学)
- 微細デバイスの諸問題(電子情報通信学会)
- Lecture #27(UC Berkeley)
- ドレイン誘起障壁低下(Wikipedia)
- デバイスのスケーリング則(立命館大学)
- サブスレッショルド伝導(Wikipedia)
- リーク電流(Wikipedia)
- チャネル長変調(Wikipedia)
- MOSFET(PC watch)
- Samsung,3nmプロセスで独自のGAAFET構造「MBCFET」採用へ(PC watch)
- FinFET(Wikipedia)
\専門家厳選!/
半導体学習に役立つ参考書・サイト