ウェーハレベル・バーンイン（WLBI）とは：半導体の信頼性試験

2026年7月31日 2026年8月1日

semi-journal

ウェーハレベル・バーンイン（WLBI）：先端パッケージングでの重要性

これまで解説してきたバーンインは、基本的にパッケージング後、個片化されたチップの状態で行われることを前提としていました。

しかし近年、パッケージングする前、ウェーハの状態のままバーンインを行う「ウェーハレベル・バーンイン(Wafer Level Burn-In, WLBI)」の重要性が急速に高まっています。

ウェーハレベル・バーンイン(WLBI)とは「個片化(ダイシング)する前のウェーハの状態のまま、複数のチップに対して一括してバーンインを行う技術」です。

従来型のバーンインは、ウェーハを切り出し、パッケージングを終えた後のチップを、1個ずつ(あるいは専用のバーンインボードにセットして複数個まとめて)ソケットに接続し、高温環境下でストレスをかける方式が主流でした。

一方、WLBIでは、ウェーハを切り出す前の段階で、ウェーハ全面(あるいは大部分)に極小のピンを一括接触させ、ウェーハ上に並んだ多数のチップへ同時にストレスをかけます。個片化・パッケージングよりも前の工程でバーンインを完了させてしまう、という点が最大の特徴です。

WLBIという技術自体は以前から存在していましたが、近年その重要性が急速に増しています。背景にあるのは、チップレットや3D実装、HBM(広帯域メモリ)のような、複数のダイを1つの製品としてまとめる「先端パッケージング」技術の普及です。

チップレットや3D実装のような先端パッケージングでは、複数の良品ダイを組み合わせて初めて1つの製品が完成します。この時、組み合わせるダイの中にたった1つでも不良品が混ざっていると、せっかく貼り合わせた製品全体が丸ごと無駄になってしまいます。

例えば、AIアクセラレータ・GPUは、演算を担うGPU(ロジックチップ)と、HBM(広帯域メモリ)という、本来別々に製造される2種類のチップを組み合わせて作られています。この場合、GPUとHBMのどちらか一方にでも不良があれば、製品全体が不良品になってしまいます。

HBM自体も、複数のDRAMダイをTSV(シリコン貫通電極)で垂直に積層した、それ自体が「複数チップの集合体」という構造をしています。

つまり先端パッケージングでは、GPU・HBMという製品レベルの組み合わせと、HBM内部のDRAM積層という、いわば二重の「1つの不良が全体を無駄にする」構造になっています。

単一のチップだけで完結する従来型の製品であれば、パッケージング後にバーンインを行い、不良が見つかればそのチップだけを廃棄すれば済みました。しかし、複数のダイを積層・接続してしまった後では、後から「この中の1つが不良品でした」と分かっても、良品のダイまで巻き添えにして製品ごと廃棄するほかありません。

そのため、ダイ同士を組み合わせる前、つまりウェーハの段階で、あらかじめ潜在的な不良ダイを取り除いておく必要性が、先端パッケージングの普及とともに強く求められるようになりました。

これが、WLBIの重要性が高まっている最大の理由です。

この文脈でよく使われる言葉に「KGD（Known Good Die）」があります。これは、個片化（ダイシング）あるいは実装される前の段階で、すでに品質が保証された（良品であることが確認されている）チップ・ダイを指す言葉です。

先端パッケージングにおいては、組み合わせる個々のダイがKGDであることが前提条件となっており、WLBI（Wafer Level Burn-In）はこのKGDを実現するための重要な手段の一つに位置づけられています。

WLBIは、パッケージング後のバーンインと比べて、技術的なハードルも高くなります。

こうした制約があるため、WLBIは万能というわけではなく、パッケージング後のバーンインと役割を分担しながら、製品や工程に応じて使い分けられています。

ウェーハ上に並んだ数万個のパッドに対し、極小のピンを高温下で均一に接触させ続ける必要があり、装置・治具に高い精度が求められます。この点から、技術的難易度が高いとされています。

通常のメモリ動作のように1本ずつワード線を選択するダイナミックな動作を、ウェーハ状態でそのまま行うと試験時間が長くなりすぎてしまいます。

複数のワード線を同時に選択するなど、簡略化された方式が採用されることが多いです(詳しくは「バーンインテストの種類:スタティックとダイナミック」を参照)

前の講座

次の講座