SRAMとは何か？構造と動作原理をわかりやすく解説

SRAMとは？

SRAMは、電源が入っている間だけデータを保持できる揮発性メモリです。DRAMと違って、データを維持するための定期的な読み書き(リフレッシュ)が必要ないのが特徴です。

DRAMとは何か：構造と動作原理

CMOSインバーター回路の動作原理

SRAMの構造

SRAMにも種類がありますが、最も基本的な構造は下記の6トランジスタセル(6T)です。

CMOSインバーター1つあたり2つのMOSFETを使用するため、インバーター2つで4つ、アクセス用に2つ、合計6つのMOSFETで構成されます。

これら6つのMOSFETは、電源が供給されている間はデータを保持し続ける「フリップフロップ回路」を形成しており、DRAMのようなリフレッシュ動作は不要です。

MOSFETとは：動作原理・構造・応用例

SRAMのデータ保持状態

DRAMの場合、キャパシタに電荷が溜まった状態を1、電荷がない状態を0としてデータを記憶しています。では、SRAMはどうでしょうか。

SRAMは2つのインバーター回路が組み合わされているため、2つの安定状態があります。

• 安定状態➀：左側0・右側1

左側の論理値が0、右側の論理値が1の安定状態。

• 安定状態➁：左側1・右側0

安定状態➀の反対。左側が1、右側が0の安定状態。

SRAMでは2つの安定状態のうち、例えば安定状態➀を0、安定状態➁を1に対応させることでデータを記憶します。

DRAMとは何か：構造と動作原理

SRAMの動作原理

SRAMには3つの動作があります。

• スタンバイ：回路が何もしていない状態
• 読み取り：データを読み取る
• 書き込み：データを書き込む

それぞれの動作原理を解説していきます。

スタンバイ

説明のためにそれぞれのMOSFETをM₁～M₆と呼びます。

スタンバイの動作原理は以下の通りです。

1. ワード線の電圧をLow(L)にする
2. M₅・M₆のMOSFETがOFFとなり、ビット線から切り離される
3. 2つの交差したCMOSインバーターが1・0を保持し続ける

ビット線からCMOSインバーターが切り離されると1・0が保持される理由をもう少し詳しく見てみましょう。

• 左側のCMOS

PMOSのゲートはGND=0に接続され、MOSFETがONとなる。V_DDと接続され、V_DD=1が保持される。

• 右側のCMOS

NMOSのゲートはV_DD=1に接続され、MOSFETがONとなる。GNDと接続され、GND=0が保持される。

V_DDの電源が入っている状態であれば、SRAMが左右の0・1は保持することが理解できたと思います。

読み取り

読み取りでは、ワード線の電位をHighとしてMOSFETをONにした後、ビット線電位の上下で左右の1・0を読み取ります。

図の通り左側に1・右側に0を保持している状態を仮定します。読み取りの原理は以下の通りです。

1. ワード線の電位をHighにする

CMOSインバーターと接続されたM₅・M₆のMOSFETがON状態となる。ワード線BL・BLとCMOSインバーターが接続される。

2. BL・BLの電位が変化

左側のBLは論理値1と接続され電位上昇する。右側のBLは論理値0と接続され電位降下する。

3. BL・BLの電位変化を読み取る

センスアンプによりビット線の電位(電圧)変化を読み取り1・0を判断する

SRAMは論理値1・0に応じたビットラインの電位変化を読み取ることで状態を判断しています。

書き込み

左側に1・右側に0を書き込む場合を例に、書き込み原理を解説します。

1. ワード線WLをHighとする。

M₅・M₆のMOSFETがONとなり、左右のCMOSがBL・BLと接続

2. BL=High・BL=Lowとする

左のCMOSは電位がHighのBLと接続され「1」を記録、右側は電位がLowのBLと接続され「0」を記録

この例とは逆に、左側に1、右側に0を書き込む場合はBL=Low・BL=HighとすればOKです。